Verilog HDL 数据类型的选择
本文共 227 字，大约阅读时间需要 1 分钟。
从模块内部来讲,输出端口可以是线网或reg数据类型；从模块外部来看,输出必须连接到线网类型的变量，而不能连接到reg类型的变量。
这句话一开始，让很多初学者一头雾水，不过总结一下，其实就一回事
直接看图
至于驱动，我的理解是这样的，
不确切的说，有些类似 高级程序语言中的调用关系；不过显然，这两个并不等同。 总结一下：
- 输入端口必须是net型
- 输出端口可以是net型,也可以是regester型
- 输出端口在过程块中被赋值，则必须定义成regester型
你可能感兴趣的文章
SpringMvc4.1：注解JsonView与泛型返回类
查看>>
SpringMVC+Mybatis+事务回滚+异常封装返回
查看>>
计算机网络实验报告（三）：Cisco Packet Tracer 实验
查看>>
嵌入式系统基础学习笔记（九）:基于 SPI 协议在 0.96 寸 OLED上【平滑显示汉字】及【温湿度数据采集显示】
查看>>
嵌入式系统基础学习笔记（十）:
查看>>
网络通信编程学习笔记（七）:Java与MQTT
查看>>
人工智能与机器学习学习笔记（二）
查看>>
Java I/O
查看>>
SQL Server 2005 T-SQL Recipes: A Problem-Solution Approach
查看>>
Core Python Programming
查看>>
Creating Database Web Applications with PHP and ASP
查看>>
ASP.NET 2.0 Demystified
查看>>
Pattern-Oriented Software Architecture, Volume 2, Patterns for Concurrent and Networked Objects
查看>>
Pattern-Oriented Software Architecture, Volume 1: A System of Patterns
查看>>
Database Programming with Visual Basic® .NET and ADO.NET: Tips, Tutorials, and Code
查看>>
ISO 9001: 2000 For Small Businesses
查看>>
Microsoft Visual Studio 2005 Unleashed
查看>>
Windows Server 2003 Security Infrastructures: Core Security Features
查看>>
Configuring ISA Server 2000
查看>>
Microsoft Money 2006 For Dummies
查看>>